现在优化师在日本的的网上,看出这样一来这篇很急于思的优秀文章,刻意作了的部分的英译,网易博客到在这里的。如想要查询原句,能能在这里的阅览。译成引言:两个新的RISC-V职业玩家在发生了。在这一系统上,我免费吧申請新一块制作板。要是不这几个一周后续我收来到两个板,我都已经 可以说记不得了这一件一件事:-)这一平台网站和博客的计划方案中拇指出,并且单片机集成块上的Logo也查证:当时单片机集成块的是Freescale(哦,现时是NXP)生产方式的,见这一网页图片:孩子 所做的是在上撰写个街道页面介绍,这也是是一款開發板的“基础学习”思路指向向的敌方,从这些我能够得到了常做設置大环境的介绍。 恩智浦貌似已刚刚开始没事种“雷达探测式”的试正常运行,这本身就是就很有趣的英文。VEGA RV32M1规划设计板开放板本身就是也很有心思。 它看出来就像是产品的“Freedom”板之三。 该板配备有USB光缆,五点线接头和一种简要的“从入门到精通”单页。与SiFive板相较,我很高兴英文地公布,该板能够采用10针SWD / JTAG接连器正確校准。

VEGA发展板

VEGA发掘板的正面该板与飞思卡尔/恩智浦的其它“FRDM”(或Freedom)板异常相像。 该板选用NXP Kinetis K26用作UART(可能性有着Debug?我就没有搜到固件)桥接器。

VEGA规划设计板上的MK26对此我把个SEGGER的J-Link Mini来调整这位板子。三极管板面有4个内核(Kinetis K26那家是30%的管理处)。可不可以的选择从什么管理处初始化,只可惜我能没来尝试过。

VEGA板的框图(主要来源:)由每一侧(RI5CY/M4F和Zero-RISCY/M0+)独享同一的数据总线,它很像另一个双异核模式的设有。无意是的是,两人RISC-V主要是来。-started/上的“上手”,作为了装置环保的短视频和几乎关键步骤,诠释了便用make档案或DIY Eclipse IDE的的时候。我直接决定改换成NXP MCUXpresso IDE,视觉效果越来越好。 我还在文中中便用了MCUXpresso IDE V10.3.1,它只需要GNU MCU Eclipse编辑器和专用工具链来为RISC-V开发技术。这里省却10个设计步骤之一,未作翻译英语,有感兴趣的客户可不可以。到此,几乎所有的手机插件和的工具都装有之后。程序调试器:我主要包括J-Link EDU Mini。电源线路板处有5个SWD / JTAG连金属接头:要安全使用紧挨RV32M1微把控好器的连金属接头。机器链自带及时在校园营销推广活动的环节之中所构建的OpenOCD应用包,可与SEGGER J-Link加上运用(请参阅)。这里省却设置成工作步骤,未作泰语翻译,有好奇心的彩友可以。装置Eclipse方法链:在MCUXpresso IDE中,证实上班区设定中的工具软件链设定(菜单栏窗口化>华体会体育入口面设置):在此省却设定进行,未作翻泽,有想象力的读者们是可以。添加楼盘:从SDK中导成一位活动,诸如C:\Vega\rv32m1_sdk_riscv\boards\rv32m1_vega\demo_apps\bubble\ri5cy\riscveclipse拖拽.project文件格式至IDE中,鉴于SDK中的活动利用比方向,我须要"Link"到它:

倘若专用工具链设定正确的,一般能没问题地编译:

这一些投资项目主要包括OpenOCD的通电调整(工具栏进行>调整调整)。印证恰当的openOCD二进制资料可否与其说调整资料共同采用:

OpenOCD的放置完成J8的USB接口协议给板子上电:

调校VEGA板

应用OpenOCD校准VEGA板实用RISC-V管理处,或是像某个板子这么实用诸多管理处,是一种件很有趣的数学的工作,我很兴奋看出游戏和的工具正發展。 RISC-V几率是下某个重要的的工作,但毫无疑问几率需小段事件方可广泛的实用。 基于,未来就会有更加的板子冒出。下一歩是甚么? 有个个新的FreeRTOS发行版可以使用于RISC-V,之所以我必定会再试一次它....

祝这位喜悦,RISCing (转自恩智浦MCU打气站)免责声明书函:中心句系互联网引用帅哥,转播权归原创者整个。如包括电影转播权大问题,请与.我关联,.我将会根据您作为的转播权声明书材料核实转播权并网银支付劳务费可能删出知识。